ざっと ブロック図を起こしてみると、下図のような感じになる。

この図だけを見ていると、スッキリとした構成のように見えるのだが、実際の部品点数はやはり それなり に多い。
ちなみに、回路の半分以上は 設定内容をOSD表示するために必要な回路だ。　ワンチップマイコン PIC16F628Aを中心に、 各ブロックに信号が供給されているのが読み取れる。
単機能のビデオラインセレクタで良いならば、もちろんラインロックしたクロックも必要ではなく、スルー出力のためのビデオアンプやクランプ回路、データセレクタなど 大半の回路が不要になる。

それでは、各ブロックを「さらっ」と説明しておこう。

▼ 同期分離回路 ▼

まずは入力された映像信号から、処理の基準となる同期信号を分離することが第一ステップとなる。　同期分離回路は、 毎度おなじみの IC、LM1881Nを使って実現してみた。　しかし、これはあくまでも簡易版の暫定処理である。
標準解像度の NTSC映像信号は、信号のいちばん底の部分に同期パルスがくっついていた。　このパルスの立ち下がりエッジで 同期を取るのだが、ハイビジョンの映像信号では単純なパルスではなく、3値シンク で表すようになっている。　いちど負の最低値に立ち下がったパルスが正の同レベルまで立ち上がり、その際に 0Vとクロスするポイント で同期を取る仕様だ。
結局のところ、LM1881Nを使うとこのゼロクロスポイントでの同期検出はできず、従来の基準である 信号のいちばん底 での判定となる。　両者には結果に隔たりがあるので、後から生成した同期信号を利用する際に補正しなくてはならない。　また、 規格からはずれた信号が入力された場合の挙動も異なったものになるだろう。

今回は “OSDメニュー付き” というお題目を大々的に挙げているので、その他にもこのICを ハイビジョン信号に使う上での要注意点を記しておこう。

• NTSCの標準定数で使用すると、V-SYNCを出力しない。
  タイミング用抵抗 RT(680KΩ)を小さめにしないといけない。
  連続で2つパルスが出てくる(ワレメ入りパルス)場合があるので、それにも対応できるようにすることが必要。
  
  
• フィールド判別機能が事実上使えない。
  上記の項目と関連しているのだが、RTのごく狭い範囲でしか正しく出力できない。
  
  
• 応用回路例にあるようなクロマフィルタを入れるとうまく動作しない。
  CRによるハイカットフィルタが応用回路例に記載されているが、入力端子までの途中に 数百Ωという高い抵抗を入れると、うまく同期分離できなくなる。

ちなみに、2007年10月現在 LM1881Nはもうディスコンが決定しているようだ。　ナショセミからは、ハイビジョン信号にも 対応した代替品として、LMH1980やLMH1981がリリースされており、これらが手近なパーツ店で入手できるようになれば、 正しい3値シンク判定もできる上、後述する Half-Hパルス除去も不要になるので、対応がものすごく楽になるのだが・・・
これは余談だが、ダメ元で大阪日本橋の某パーツ店で聞いてみたことがあるのだが、「DIPパーケージのあるものしか取らないんですよ」とか、 馬鹿げたことをぬかした店員がいたのには呆れてしまった。　「変換基板とセットにして売れよ！」と怒鳴ってやりたかったが、 ぐっとこらえてリクエスト帳にカキカキ・・・　と。

▼ Half-Hパルス除去 ▼

1/2fHキラーと呼ばれることもある。　こちらはいつもの 74HC221の登場だ。
ハイビジョンになっても、インターレースモードの映像信号では相変わらず V-SYNC期間中および前後に 周期が半分のパルスが挿入 されている。　例によってラインロックしたクロックを生成しようとすると有害なので、除去しなくてはならない。　原理としては、設定パルス幅 tが 1/2fH < t < fH の リトリガブルでないワンショットマルチ に通すだけでOK。　要は、パルス幅が t未満の信号は出てこれなくなってしまうのだ。
例によって、ICのメーカーによってタイミング用CRの算出式が異なっているので注意しよう。　今回は VRで調整できるようにしたので問題ないと 思うが、東芝製以外のICを使う場合は要確認ということで。
もちろん、前出の LMH1980やLMH1981ではこんな邪魔なパルスは既に除去され、ピュアな H-SYNCや V-SYNCが供給されることは言うまでもない。

▼ PLL ▼

TIの定番PLL TLC-2932IPWを使ってみた。
内部に 1/2分周器を内蔵しているので、VCOでの発振周波数 30MHz付近をターゲットに設定、分周された約14.85MHzのクロックを ワンチップマイコンに供給している。　1080/59.94iの規格上のサンプリングクロックは 74.25MHzとのことだが、Full-HDなOSDを重ねる訳ではないので 現状はそんなに高いクロックは必要ではない。　万一にも 20MHz(ワンチップマイコン最高クロック)を超えてしまうとまずいので、念のため VRとトランジスタで VCOの周波数が上がりすぎないようにリミットをかけられるようにしている。
IC自体を使う上での回路としては、外付け部品もそんなに必要ではなく使いやすい ICではあるのだが、パッケージが 0.65mmピッチのため、 ユニバーサル基板との相性は激ワル だ (^^; 配線は根性を入れて臨もう。

▼ ワンチップマイコン ▼

こちらもおなじみの 8Bit PICマイコン、PIC16F628Aを使ってみた。
少し前の定番だった PIC16F84などと比べ、かなり機能追加や改良があるように感じる。　今回のように、外部の信号源からクロックを 供給する場合などに対応した動作モードも追加され、従来はクロック入出力に用途が固定されていたピンも I/Oポートとして使える ようになったりと、より自由度が増えている。　増えた機能のせいで、デフォルトのまま使うとハマる ことが往々にしてあるのは困りものだが・・・
あと、PIC特有の アセンブラの使いにくさ は相変わらず (^^;

今回、マイコンにやらせている作業内容としては、こんなところか・・・

• クロックを分周、PLLへのフィードバック。
• V-SYNC検出、フィールド判別。
• クランプパルス生成。
• DIP-SW読み込み。
• 設定値などの、オンスクリーンディスプレイ。
• ラインカウント、設定値との照合。
• ライン一致トリガー信号生成。

さすがに、この辺が限度かな・・・

まずは、この辺りまでで タイミングを司る部分 の概要が出揃ったことになる・・・　はずだ。

ロジック回路の概要を記したところで、その信号タイミングについて、図にまとめてみた。

入力された映像の Y信号から、同期分離されて処理される過程を、水平1ラインを元に展開してみた。
今一度、このページ先頭のブロック図と照らし合わせていただくと、流れがわかりやすいと思う。

下から3つ、PLLFB、CLAMPと LINESEL OUT、あとこの図にはないが、OSD信号をワンチップマイコンで作っている。　PLLFBを マイコンが生成すると、そのタイミングと H-SYNCの立ち上がりエッジが合うよう、PLLが自動的にクロックの周波数や位相を 調整してくれる。　あとは、同じマイコンで生成している信号は、PLLFBから何クロック という考え方で タイミング調整が可能になっているのだ。

• ロジック回路ブロック回路図 ※手書き暫定版